SystemVerilog 语言 - 验证（预览版）
1:23
bilibilixiayanming
SystemVerilog 语言 - 验证（预览版）
SystemVerilog 语言 - 测试平台 SystemVerilog 测试平台开发和验证综合指南 本课程深入介绍 SystemVerilog，重点介绍用于数字设计验证的测试平台创建。该课程非常适合初学者和中级用户，涵盖数据类型、随机化、功能覆盖率和面向对象编程等基本主题 ...
1 个月前
Python Data Structures
Data Structures with Python Cheat Sheet
Data Structures with Python Cheat Sheet
intellipaat.com
已浏览 8.8万 次4 个月之前
Introduction to Python Data Structures for beginners
Introduction to Python Data Structures for beginners
git.ir
已浏览 4034 次2023年9月12日
2023 Data Structures Using Python
2023 Data Structures Using Python
git.ir
已浏览 3.1万 次2023年8月13日
热门视频
SystemVerilog 语言 - 断言（预览版）
1:12
SystemVerilog 语言 - 断言（预览版）
bilibilixiayanming
2 个月之前
SystemVerilog 语言 - 高级 使用 SystemVerilog 的高级功能优化验证工作流程 这门高级SystemVerilog课程旨在通过实践模块提升您在数字验证方面的技能，这些模块探索基于事务的验证、基于断言的验证和进程间同步。您将学习如何应用功能覆盖建模和基于度量的验证，这对于实现高质量的覆盖和高效的验证结果至关重要。通过示例和DPI集成技术，课程涵盖了管理进程交互和验证复杂设
SystemVerilog 语言 - 高级 使用 SystemVerilog 的高级功能优化验证工作流程 这门高级SystemVerilog课程旨在通过实践模块提升您在数字验证方面的技能，这些模块探索基于事务的验证、基于断言的验证和进程间同步。您将学习如何应用功能覆盖建模和基于度量的验证，这对于实现高质量的覆盖和高效的验证结果至关重要。通过示例和DPI集成技术，课程涵盖了管理进程交互和验证复杂设
douyin.com他有空备注
7 个月之前
MangalTalks || Chip Design/VLSI -Educator on Instagram: "How to shift from other branches(Mechanical /Computer /IT) to VLSI/Chip design or Electronics domain? 👇👇 1. Build Strong Fundamentals •Digital: Digital logic, RTL, CMOS logic families. •Analog: transistor physics (MOS/BJT), small-signal models, biasing, op-amps, comparators, noise, matching, and basic analog layout rules. 2. Learn Core Tools & Skills •Front-end: Verilog/SystemVerilog, UVM, RTL, scripting (Python/Tcl). •Analog: SPICE (ngs
0:38
MangalTalks || Chip Design/VLSI -Educator on Instagram: "How to shift from other branches(Mechanical /Computer /IT) to VLSI/Chip design or Electronics domain? 👇👇 1. Build Strong Fundamentals •Digital: Digital logic, RTL, CMOS logic families. •Analog: transistor physics (MOS/BJT), small-signal models, biasing, op-amps, comparators, noise, matching, and basic analog layout rules. 2. Learn Core Tools & Skills •Front-end: Verilog/SystemVerilog, UVM, RTL, scripting (Python/Tcl). •Analog: SPICE (ngs
Instagrammangaltalks
已浏览 2396 次2 个月之前
Python Algorithms Tutorial
What Are Python Algorithms? (Definition, Types, How-To) | Built In
What Are Python Algorithms? (Definition, Types, How-To) | Built In
builtin.com
10 个月之前
Data Structures and Algorithms in Python | Jovian
Data Structures and Algorithms in Python | Jovian
jovian.com
2023年1月10日
Intro to Algorithms with Python
Intro to Algorithms with Python
freecodecamp.org
2022年9月22日
SystemVerilog 语言 - 断言（预览版）
1:12
SystemVerilog 语言 - 断言（预览版）
2 个月之前
bilibilixiayanming
SystemVerilog 语言 - 高级 使用 SystemVerilog 的高级功能优化验证工作流程 这门高级SystemVerilog课程旨在通过实践模块提升您在数字验证方面的技能，这些模块探索基于事务的验证、基于断言的验证和进程间同步。您将学习如何应用功能覆盖建模和基于度量的验证，这对于实现高质量的覆盖和高效的验证结果至关重要。通过示例和DPI集成技术，课程涵盖了管理进程交互和验证复杂设
SystemVerilog 语言 - 高级 使用 SystemVerilog 的高级功能优化验证 …
7 个月之前
douyin.com他有空备注
MangalTalks || Chip Design/VLSI -Educator on Instagram: "How to shift from other branches(Mechanical /Computer /IT) to VLSI/Chip design or Electronics domain? 👇👇 1. Build Strong Fundamentals •Digital: Digital logic, RTL, CMOS logic families. •Analog: transistor physics (MOS/BJT), small-signal models, biasing, op-amps, comparators, noise, matching, and basic analog layout rules. 2. Learn Core Tools & Skills •Front-end: Verilog/SystemVerilog, UVM, RTL, scripting (Python/Tcl). •Analog: SPICE (ngs
0:38
MangalTalks || Chip Design/VLSI -Educator on Instagram: "How to s…
已浏览 2396 次2 个月之前
Instagrammangaltalks
Course : Systemverilog Verification 1: L7.1 : Systemverilog Functions and Tasks
Course : Systemverilog Verification 1: L7.1 : Systemverilog Functions …
已浏览 7262 次2019年9月4日
YouTubeSystemverilog Academy
SystemVerilog 语言 - 测试平台
2:06
SystemVerilog 语言 - 测试平台
已浏览 150 次3 个月之前
zhihu.com水沝淼㵘
SystemVerilog for Hardware Synthesis
SystemVerilog for Hardware Synthesis
已浏览 3.3万 次2012年2月16日
YouTubeDoulos Training
SystemVerilog 语言 - 验证
1:47
SystemVerilog 语言 - 验证
已浏览 128 次7 个月之前
bilibilibili_30385655857
6:31
SystemVerilog 语言 - 高级 使用 SystemVerilog 的高级功能优化验证 …
已浏览 3 次5 个月之前
bilibilibili_74890359550
54:32
SystemVerilog 验证方法学
已浏览 2.5万 次2020年12月5日
bilibili比特波特
1:57
SystemVerilog 语言 - 设计
已浏览 155 次4 个月之前
bilibilibili_30385655857
32:50
第八讲、systemverilog中的interface和program块的使用-FP…
已浏览 1481 次3 个月之前
bilibili尤老师FPGA
17:02
第一讲、初识Systemverilog
已浏览 4098 次8 个月之前
bilibili尤老师FPGA
2:43:03
SystemVerilog常用语法简介
已浏览 5.9万 次2020年10月19日
bilibiliTan-Yifan
9:59
SystemVerilog Interfaces
已浏览 1.5万 次2020年5月1日
YouTubeMaven Silicon
6:06
Python-Solidworks
已浏览 3.5万 次2021年6月27日
YouTubeHutch Helbig
8:29
SystemVerilog DPI (Direct Programming Interface)
已浏览 2.8万 次2014年6月21日
YouTubeEDA Playground
5:53
SystemVerilog bind Construct
已浏览 1.3万 次2021年1月13日
YouTubeCadence Design Systems
9:11
UVM-1: UVM Basics | Synopsys
已浏览 8.8万 次2015年12月21日
YouTubeSynopsys
7:41
SystemVerilog 语言 - 高级
已浏览 29 次4 个月之前
bilibilibili_30385655857
8:46
SystemVerilog Classes 1: Basics
已浏览 12.2万 次2018年11月21日
YouTubeCadence Design Systems
9:41
“树芯计划”于博士：数字芯片验证——System Verilog进程与通信代码 …
已浏览 722 次2021年12月10日
bilibili树芯计划
数字IC设计之验证SystemVerilog Assertion
已浏览 3.1万 次2019年10月3日
bilibili华工伍六柒
10:37
System Verilog Tutorial 1 | Randomization | EDA Playground
已浏览 2.1万 次2021年1月1日
YouTubeVLSI Chaps
10:00
Introduction to UVM - The Universal Verification Methodology for Syst…
已浏览 12.3万 次2011年3月29日
YouTubeDoulos Training
9:08
Unleashing SystemVerilog and UVM: Introduction | Synopsys
已浏览 7.9万 次2015年12月21日
YouTubeSynopsys
1:16
SystemVerilog 语言 - 验证 实用SystemVerilog：提升您对现代验证 …
7 个月之前
douyin.com他有空备注
0:32
如何让开发板自动运行Python代码
已浏览 194 次2024年5月15日
bilibili多肉96950克
5:11
Run Verilog Programs in Linux Terminal
已浏览 1.1万 次2020年10月7日
YouTubeDemonKiller
5:45
Interactive Debug with Verdi | Synopsys
已浏览 7.2万 次2018年2月1日
YouTubeSynopsys
观看更多视频
静态缩略图占位符